網(wǎng)站導航
在低功耗進入和退出期間的PCIe邊帶信號活動
在移動設備、服務器、游戲系統(tǒng)和網(wǎng)絡存儲等現(xiàn)代應用中，對增加存儲容量的需求不斷增長。為了滿足這一需求，其中許多設備正在過渡到使用 PCIe 上的 NVMe 協(xié)議的固態(tài)硬盤 （SSD）。雖然 PCIe 傳統(tǒng)上被認為是一種高耗電的接口，但 PCI-SIG（PCI 特別興趣小組）一直在不斷發(fā)展 PCIe 規(guī)范，以提高性能，同時降低功耗，特別是支持新興的功耗敏感型應用。
對于電池供電的設備，在不完全關閉設備的情況下實現(xiàn)快速喚醒時間和更長的電池壽命至關重要。此外，當 PCIe 接口空閑時，它必須消耗少的功率，并且能夠無縫地返回到活動狀態(tài)，而不會降低用戶體驗。
為了滿足這些要求，PCI-SIG 引入了 L1 子狀態(tài)（L1.1 和 L1.2）作為 PCIe 電源管理架構的一部分。這些子狀態(tài)利用現(xiàn)有的 CLKREQ# 信號，該信號經過擴展以支持用于功率控制的額外信號。這允許 PCIe 收發(fā)器在不活動期間關閉其高速電路，并在需要時使用 CLKREQ# 喚醒它們。
借助 L1 子狀態(tài)，功耗可以降低——從活動 L0 狀態(tài)下的大約 400-500 mW 降低到 L1.2 狀態(tài)下的2-3 mW，從而在保持響應能力的同時實現(xiàn)節(jié)能。
為了確保不同根 complex 和 end 點之間的互作性，需要保持到 CLKREQ 和 REFCLK 之間的 timing 。PCI-SIG 建議的時序值為
上電 CLKREQ# 時序
|
象征 |
參數(shù) |
min |
max |
單位 |
注意 |
|
TCRHoff |
CLKREQ# 取消置低高電平到時鐘停放 |
0 |
|
夜行者 |
|
|
TCRLon |
CLKREQ# 斷言低電平至時鐘有效 |
|
400 |
夜行者 |
請參閱注釋 |
注意：當設備支持并啟用 LTR 時，允許 T CRLon 超過此值。延遲容差報告 （LTR） 機制允許設備通知主機 （Root Complex） 在必須處理其請求（例如中斷或內存訪問）之前，它可以容忍延遲多長時間。這有助于主機協(xié)調電源管理并有效地安排跨多個設備的服務，而不會影響性能。LTR 信息在 PCIe 鏈路啟動階段交換，作為配置和訓練序列的一部分，使主機能夠在滿足設備延遲要求的同時，在進入低功耗狀態(tài)時做出明智的決策。
想要了解更多信息？加入我們的網(wǎng)絡研討會，主題為“開機和低功耗狀態(tài)下的PCIe邊帶信號功能概述以及驗證“。
Prodigy Technovations 提供 PCIe 低功耗邊帶信號分析儀，幫助您捕獲和分析電源轉換期間的關鍵信號行為。
公司信息
我要咨詢
每日熱詞
